FUSING DEVICE

Publication number: JP1158767 Publication date: 1989-06-21

Inventor: JIYASEKU KOBUARUSUKII; FURANSUWA TERIE

Applicant: SGS THOMSON MICROELECTRONICS

Classification:

H011.27/08; G11C17/18; H01H37/76; H01H85/00; H01H85/02; H01H85/46; H01L21/82; H01L23/525; H01L27/10; H01L29/74; H01L27/18; G11C17/14; H01H37/100; H01H85/00; H01L21/70; H01L23/52; H01L27/10; H01L29/65; (HC1-7); H01H85/00; H01L21/82; H01L27/10; H01L29/74

- European: G11C17/18; H01L23/525F Application number: JP19880281150 19881107

Priority number(s): FR19870015404 19871106

Also published as:


EP0320321 (A1)
US5003371 (A1)
FR2623016 (A1)

EP0320321 (B1)

Report a data error here

Abstract of JP1158767

PURPOSE: To facilitate a fuse blowing program by providing a thyristor con nected in series with a fuse, a means for controlling turning-on of the thyristor and adopting a parasitic thyristor in an integrated circuit for the thyristor. CONSTITUTION: The realized fuse blowing device is formed to be a torus device and placed along an axial line 11 set almost on a perpendicular line of a terminal 12 of a fuse closest to a thyristor. Thus, the parasitic thyristor has an N<+> -doped middle region surrounded by a P<+> -doped torus region 6. The doping regions 8. 6 are included in a torus well 2, and the well 2 itself is surrounded by the torus N<+> region 3 in a substrate 1. The region 3 is included in another doped torus region 5. The regions 8, 6, 3, 5 have the same function with each other. The regions 3, 5 are connected to a point with a substrate bias potential via connection wires 13, 14. The two regions 6, 8 of the well 2 are connected in common to the terminal 12 of the fuse 6 via connection wires 15-17.



Data supplied from the esp@cenet database - Worldwide

19日本国特許庁(IP)

① 特許出願公開

母公開特許公報(A) 平1-158767

@Int_Cl_1	識別記号	庁内整理番号	❸公開	平成1年(1989)6月21日
H 01 L 27/08 H 01 H 85/00	331	Z -7735-5F 6522-5G		
H 01 L 21/82 27/10 29/74	491	R-7925-5F 8624-5F P-7376-5F審査請求	未請求	青求項の数 5 (全9百)

会発明の名称 フューズ溶断装置

❷特 顧 昭63-281150

❷出 顧 昭63(1988)11月7日

優先権主張 Ø1987年11月6日Øフランス(FR)Ø87 15404

¹ 砂発 明 者 ジヤセク コヴアルス フランス国 13530 トウレ ロテイスマン レ ジャル キー ダン デ セニエール 50

砂発 明 者 フランスワ テリエ フランス国 93800 エビネー シユール セーヌ アヴ

ニュ ガブリエル ベリ 49 ⑪出 顧 人 エスジエーエスートム フランス国 94250 ジャンテイイ アヴニュ ガリェニ ソン ミクロエレクト 7

ロニクス エス、ア

一。 ⑫代理人 弁理士 越場 隆

55 福田

1.発明の名称 フューズ溶断装置

2. 物許請求の質問

1

(2) 上記サイリスタが、上記集後国路の寄生サイリスタタイプのサイリスタであることを特徴とする請求項目に記載の装置。

(3) 上記サイリスタの制御用トランジスタが、上記ウエル領域と、このウェル領域の外部の第2のドービング領域との間に位置する領域の上に置ねられた制御が一トを贈えることを特徴とする請求項!または22に製の業費。

(4) フューズに重新に接続されたサイリスタと、このキイリスタをオンドナる前期手段である。 このサイリスタをオンドナる前期手段である。 このサイリスタをオンドナる前期手段である。 第10反映整の半導体基板と、この高板数に形成 まれた第20伝導型の半導体なコルと、このウェ ル内で第10板構製に対皮サラス系統物をドープされた第10構築と、上記ウェルの外部かつ近待で 第20伝導型に対皮サラスが映像をドープされて第4 20模裂とを構立、上記を19年20 の外帯にあってや10 第2 の医薬型に対応する不 純物をドープされている第3 の領域と、基密保証 と、上ピウェル領域の外部の限2 のドーピング領 域とが一確等に性よって形成されている M O 5 起 ドラッジュタを調え、上記ウェルの外部 応する不能物をドープされた第4 の領域と推発に対 れ、この無4 の機域と、上記ウェル内の第1 のド セングの領域と、上記ウェル内の上記第4 の領域と と同様にドープされた第5 の領域との原5 の領域 は、とのに上記フェル内の上記第4 の領域 は、ともに上記フェル内の生活を は、にの第5 の領域とこの第5 の領域 は、ともに上記フェーズの音子に接続されている ことを物数とも数据。

3) 常新後に上記フューズの1つの囃子に電位を 機制する回路を開え、この日路にはブルグウント ランジスタが設けられており、このブルグウント ランジスタは、一方の氏導型の平準体材料内で避 の低導型に対応する不転物をドープされた2つ回機 環境を考え、これら環境の一方は、拡張域と同様 にドーピンダされているが不続物濃度はより小さくて鉄領域よりも広い区域内に形成されていることを特徴とする誇来項1または2または4に起載の装置。

発明の詳細な説明 産業上の利用分野

本発別は、MOS到美後四路内のフューズの窓 新装置に関するものである。末期別は、様々な框 類の集積関係に原用することができるが、等に、 現み出し専用メモリを規定するため、あるいは、 集積国路内で数単した整盤回路で元長機能固定 現では、研定のメモリ領域に対するアクセスを配 止するのにフューズを使用することもできる。フ ューズにより定められた情報を利用してメモリ付 たけるのにフューズを使用することもできる。フ ュードの表質目路にプログラムして秘密コード たは同定アルゴリズムを記憶させてからフューズ の溶解を行う。フューズが影響されると、このが ピッチュード、またはアエジョンに、こので

•

み出すことが不可能になる。

従来の技術

美細胞路では、フューズは生として多結路・リコンされた会開によって製造されている。フュースの砂糖研究の路面機とフューズの影響を設備した。アコーズの影響を観光によって決さる。フューズの影響を観光である。フューズの上の音楽を選がしない。実際には、最近の選を選がしない。実際には、最近の選手には、この書談は散十さリアンペナである。フューズの声が良は、このフューズの一方の導子ではわちアタ・エマさんしたいころ。この最大対域を観音が表示。この電と対したい、フェーズのこの博子は電性が表示といる。このような状態を提携されていない状態になる。この最大が直接を開発されていない状態になる。この最大が直接を開発されていない状態によっていない状態をしていていませます。この電子は関大の音楽を表示という。

発明が解決しようとする課題

しかし、フューズの容断に関しては問題点があ る。まず第1に、溶新電流は十分大きくなくては ならない。これは、この電流を流すのに非常に大 きな制御用トランジスタが必要とされることを煮 味する。この制御用トランジスタは、回路の様々 なフューズの溶断のプログラムを容易にする機能 を有する。この制御用トランジスタのサイズは、 このトランジスタ内を流れるはずの電液と関係し ている。第2に、この電波パルスの立ち上がりェ ッグは急峻である必要がある。実際、電流の立ち 上がりがゆるやかであると、あらゆる券具を栄慮 しても、フューズはゆっくりと誰ける。フューズ は、窓けるにつれて電気抵抗が大きくなる。実際、 例えばフューズの新面積はこの溶新中に小さくな る。この抵抗が大きくなるため、フューズが散逸 させるエネルギは雑少する。このエネルギが練り すると、フューズは徐々に加熱されなくなりもは や敵けなくなる。この現象が配こると、以後はこ のフューズを溶断することはできない。最後に、

電液を使すトランジスタを制動するためには、フ ニーズの影響プロセス中に、このプロセスを複雑 にする溶解解了命令を与えることを予定しておく 必要がある。実際には、溶解解限を考慮しておく なくてはならない。あらゆる場合に確実に膨新す るためには、この溶解時間は比較的長い必要がある。

さらに、フューズは静電放電に対して極めて限い。この弱さは、主として、フューズを徹底をせるために動場用トランジスタが存在していることに起因する。実際、制御用トランジスタは大きいために、たとえ制制人がインアクチェブにされていても高電圧の参電放電に対してよいシールドにはなない。実際には、この大きな制御用トランジスタは、集積回路を取り扱うとき、作り製造でしてのの機でこの強復国路を電子システムに組み込むときに静電放電のエネルギを通過させることが可能である。参電放電の組り返しは、治断電視のほり正り上がコミンジューズを影響させることと同じ効果をもつことがある。フューダン画子を影響をせれた。

きには、このフェーズの溶験が始まってしまって いるためにその抵抗が大きくなっている可能性が ある。フューズが散逸させるエネルギはすると非 常に小さくなり、フューズはもは中酸けない。

本発明は上記の欠点を解決することを目的とするが、CMOSタイプの振復間路にしか進用されない。この前的は重大なものではない。というのは、現在のところCMOS接牌がますます利用されるようになってもり、特に、このCMOS技術といることが多いからである。CMOS技術は、所定の伝導型(通常は下型)の半導体基版に、反対の伝導型(通常は下型)の大型体系を使していることは、この影響とエルを形成した重要が有限である。後々なトラックスタや複合は、基板またはフェル内に所定の伝導型の不執動をドーピングした打ち込み偏端からなる。

しかし、CMOS技術には、「ラッチアップ」 現象と呼ばれる「反転」伝導の問題があることが 知られている。このラッチアップ現象は、ウエル

7

を有するCMOS回識内に自然に形成された窓生
サイリスタのトリアに対応している。変生サイリ
スタは、伝導型が至至すのタイプーの連の様がからなる。形定の伝導型(一般にはP型)の第1の
領域は、形定の第2の任導型(一般にはP型)の第1の
は、形定の第1の任体型(一般にはP型)の第1の任体型では、形定の第1の任体型(一般にはP型)の基値内に形成されてより、第2の任業型(一般にはM型)の
1つまたは複数の環境を備えている。伝統型が交互したこれらくつの領域がサイリスタを構成するが、このサイリスタをままが製に促つことは困難
は集合対ある。

膜騒を解決するための手段

しかし、本発明では、この客生サイリスタの存在を利用し、フューズの一方の始子をこのサイリスタに接続してトリガすることによりこのフューズを密斯する。フューズ格高時には、電池が路斯電位発生器から供給される。電光は、フューズ内と、一方の様子が最新電位発生器の他方の場子に

そこで、本発明によれば、CMOSタイプの業 使調集内のフューズの維新装置であって、このフ ューズと直列に接続されたサイリスタと、このサ イリスタをオンにする制御を行う手段とを備え、 上記すイリスタは、上記集機団路の寄生サイリス タであることを特徴とする業型が振供される。 本発明は、以下の説明と添付の園頭によってさ らによく理解できよう。なお、園面は単に倒とし て示しただけであって、本発明が園園に限定され ることは決してない。

実施例

 に印加するのに用いられる。基板がP型の場合に せこの国家書位V...は一般には1ボルトであり、 この電位は場合によっては0ポルト未満にするこ ともできる。基板内のN+型ドーピング領域の1 つ、例えばウエル2の近くのドーピング領域3に は、やはり電位 V...のバイアスが印加されている。 同様にして、ウエル2は、このウェル2をドー プするのに用いた不純物とは異なる不純物をドー プされたP°ドーピング領域も、7を備えている。 このウエル2はさらに、このウェルと同じ不統物 をドープされた N+ ドーピング領域 8 を備えてい る。このドーピング領域8はウエルコネクタとし て微能する。一般に、ウエルコネクタは基板のバ イアス質位とは逆の質位にパイテスされている。 P型基板とN型ウエルを用いる場合には、ウェル は正電位Vccにパイアスされる。ウェル内のP⁺ 型ドーピング領域の1つ、例えばここではドーピ ング領域3の近くのドーピング領域8は、やはり 電位Vccにパイナスされている。基板1内のウェ ルの境界9の両側の高速度ドーピング領域3と6

11

が、ウェル2ならびに基板1と組み合わされて、 P* N- P- N* タイプのサイリスタを構成して いることがわかる。このサイリスタのこれら中間 領域には、それぞれウェルコネクタ5または基板 コネクタ8を介してアタセスすることができる。 このサイリスクの等価回路関が第2関に示され ている。ウェル内では、ドーピング領域6、ウェ ル2、それに基板1が、パイポーラトランジスタ Tlを形成している。基板内では、ドーピング個 歳3、星板1、それにウェル2が、パイポーラト ランジスタT2を形成している。トランジスタT 1がPNP型トランジスタの場合には、すべては、 エミッタがリー (第1間のドーピング領域系)に 接続され、コレクタが直列な抵抗R2とR3を介 して基板コネクタ5に接続され、ベースが抵抗R 1を介してウェルコネクタ 8 に接続されているか のごとき状態になる。NPN型のトランジスタT 2は、エミッタがドーピング保証3に接続され、 コレクタが南朔な抵抗R1とR4を介してウエル コネクタ8に棒練され、ベースが抵抗R3を介し

1 2

て基板コネタタ5に接続されていると考えることができる。 逆って、これらトランジスタのペース であるノードAとBは、それぞれ、張忱RIーR 4の中間点または抵抗R2一R3の中間点に接続 される。

て正の反応が起こる。そこで、ラッチアップ現象 が発生する。2つのトランジスタは電源Vccとグ ラウンド電位Vuo配に非常に大きな電池(数百 モリアンペア)を減すために抵和する。電源Vcc が進新されるとか接端される場合にのみこの現象 が体止する。

本発明のアイデアは、制御手配を用いて、テイ リスタがオフのときに、ノードルの電性を出下さ せる、あるいは逆にノード島の電性を上昇させ。 ことである。以下の原列は、この第1の場合は、 なわちノードルの電性を低下させる場合に対応し ている。しかし、このことから同らかの制約が生 じることはない。

第3回は、サイリスタのトリが回路の第1の実 態例を示す図である。この回面には、フューズ10 と、このフェーズに貯立の部板電圧VFUSモ快 結する電量とが図示されている。しかし、本発明 では、サイリスタが最も効力をもっているため、 フェーズを電圧Vexよりもいさな電圧で搭断させ ることができる。実現されたフェーズ都接接機に 環状であり、すイリスタに最も近いフェースの鍵 子12のはば鉛直線上に位置する輪線!!を中心とし で設置されている。使って、トリガ用のこのをエ オイリスタは、P・にドープされた環状機能らに 取り囲まれた N・にドープされた中央領域を構え でいる。これらドーピング領域はと6は、やはの 環状であるリエル2 Pにだきまれており、このリエ ル2 合体は基度1 内の環状 N・領域3 によって取 別の異状機能5 内に含まれておる。 領域3 によってな 3、5 は、ここでは上記の領域と同じ機能8、5、3、5 は、ここでは上記の領域と同じ機を条件す る。領域3 と は映像制3、以下したドープされて イフス電位に登載されている。ウェル2の2つの 領域6と2 は、要機制3・17を入して著座のイ イフス電位に登載されている。ウェル2の2つの 領域6と2 は、要機制3・17を入してアコーズ 8 の種312と表類を観音を

サイリスタのトリが用MOSトランジスタT3 は、ウエル2の選択9に近い領域18と、選昇9を 挟んでこの領域18次割内する基板領域19と、N・ ドドープされた環状領域3とで構成されている。 後って、このハイブリッドトランジスタは、不純

15

物がそれぞれ N- 、 P- 、 N- 型である複数の領 域で構成されている。電気能縁用ゲート酸化物層 (図示せず) の上に重ねられたゲート20には、剣 御信号COMを供給される。このゲート20は境界 8 の南側に繋がっている。このゲート20は、爆撃 19内のトランジスクT3の伝道を掌管的に耐御す る。このゲート20は領域18に対しては影響を及ぼ すことはなく、従ってこの根據18にはみ申してい ても開経はない。正のパルスをゲート20に由加す るときには、このようにして構成されたトランジ スタT3内を電流が流れる。この電流はウェル2 に到達することはできない。ウェルを形成する米 導体材料の内部抵抗 (抵抗R1) のために、ウェ ル2内の電位が低下する。従って、ノードAの書 位が低下する。しかし、サイリスタのトリが理事 が配こるためには、トランジスタT3がノードA で少なくとも 0.6ポルトの電圧低下を保証できる ようになっている必要がある。このためには、振 抗RIは比較的大きく、抵抗R4は比較的小さく なくてはならない。さらに、トランジスタT3は

1 6

抵抗が大きすぎてはならない。第2回には、サイ リスクの等値回路回のトランジスタT3の接続モ ードが点線で示されている。

第3図の実施例には別の重要な利点がある。こ の実施例を利用すると、特に、静電タイプの放電 からの保護を振めて効果的に行うことができる。 例えば、20ポルトを越える静電放電に対する保護 装置がフューズのピン21に並列に接続されている と仮定する。上記の従来例では、フューズ溶断用 トランジスタが、(アバランシュ接合、BVdS Sなどによる)フューズ保護装置と一般に同じ電 圧で、あるいは場合によってはより低い電圧でト リガを開始させる。この結果、フューズは劣化し、 または思いがけず破壊される。図示の整理では、 ウェルと基板の間のN* P* タイプの接合の導通 は、この接合の近傍での不能物濃度が小さいため に、典型的には 100~ 150ポルトで起こる。この 条件のもとでは、フューズ保護装置が常に最初に アクティブになる。このフューズ保養装置は、フ ューズが劣化しないようにする機能を正常に実行

する。

第4回に示されている別の事施例では、サイリ スタのトリが用トランジスタは後妻と同じMOS トランジスタである。このトランジスタは、境界 9に近い領域22と、この領域22と間じ不能物達度 (N*)であり、この領域22の近傍に位置する領域 3 とを備えている。領域22は、このトランジスク の導電チャネルに対応する距離だけ領域3から離 れている。この課程チャネルは、制御信号COM を受けるゲート23により制御される。ウエル2は、 N* にドープされた別の領域24をさらに備えてい る。この領域24は、接続線25によって射御用トラ ンジスタの領域22に電気的に接続されており、抽 助ウエルコネクタとして機能する。この実施例で は、領域29はもはや質价リ、に直接には終練され ていない。 領域22が電位 V., に接続されるのは条 件がある。すなわち、信号COMがゲート28に印 加され、この信号がトランジスタ3-22を導通さ せたときである。徒って、餌御用トランジスタは ここでは従来と同じMOSトランジスタである。

フューズを溶析させる前には、複雑器25上で利用できる電性はは複性VFUSに等しい。溶析 命令がゲート23に即加されると、トランヴスタ22 ー23ー3 はオンになり、低級氏5、尺 にによって 形成された電圧分割プリッジの中間点との電位が 低下する。この順間には電波は低気に 1円を扱れ ない。しかし、環線21が原味さと領域をの間に位 置していることから、ノードでの電位を下によっ でトランプスタ TIのノードの電位を注信に だけ低下する。この条件のもとで、予期した現象、 すなわちゃイリスタのトリまが発来する。

この政論解の制設は、第3間のハイブリッドト フンジスタ18-19-3とは達って従来のタイプの トランジスタ22-23-3を実践できることである。 しかし、この方法では、毎種放棄に対する保護の 環度は落ちる。実際、毎電放棄は、装練網湾、領 壊る、ラエル2、機械21、接触第5、在1に 領域 22の種類を通過し、総合22-1でのアバランシュ 現象と制御用トランジスタのBV dS 5とによっ でグラウンドが製する。この対策

1 g 対する電圧を維持するのは終今22-1とトランジ

スタチャネル長とである。個妹22は高濃度にドー

プされているため、この総合の質位パリヤはより 低い。従って、この観点からは、上記の提来技術 の問題点と同じ問題点に出会う。しかし、本発明 を改良するとこの問題点を解決することができる。 フューズの状態を検出する回路は多数考えられ る。第5回はその一例である。この回路は、プル グゥントランジスタT4と、2つのトランジスタ 26、27を有する検出用インパータとを主構成要素 として備えている。トランジスタ26、27は、集積 同路の電源V。。とグラウンドの間に直列に移動さ れている。検出用インバータは、フューズの状態 変化を検出すると反転する。この質位検出類イン パータの出力28は、2つのトランジスタ26、27の 中間点に接続されている。これらトランジスクは、 ともに、抵抗R8を介して、トランジスタT4の 端子に現れる電位によって制御される。トランジ

スタTもは、トランジスタT3の囃子に並列に接

続されており、ゲートに電位Vェェを受ける。フュ

2 0

しかし、この目的を達成するためには、上紀の 2つのトランダスタを集 6 図に示したようにして 実現することができる。トランダスターT3とT4 、N* にドープされた 2 つの策端30と31の間の 導電チャネルを制動するゲート28を備えているこ とが好ましい。一方の領域、例えば基板1内のサ イリスタに最も近い領域31は、N- にドープされ たウエル32内に埋め込まれている。ウエル32内の 不純物濃度が小さいため、このウェルと基板の間 のN-P-接合が静電放電に抵抗する。例えば 150 ポルトの電位差が維持される(しかし、実際には、 この差は、約50ポルトで起こる領域32とゲート28 の間のゲート酸化膜の絶縁破壊によって制腹され る)。しかし、チャネルの長さは、トランジスタ T4が予想外に早く絶縁破壊モードになるのを避 けるために十分長くしておかなくてはならない。

4. 配面の簡単な説明

第1図は、寄生サイリスタを備えるCMOSタ イブの集積回路の販而関である。

第2回は、この寄生サイリスタを有する回路の 等価回路図である。

第3回は、寄生サイリスタのトリガ同路の第1 の実施例を示す図である。

第4回は、寄生サイリスタのトリガ屋路の第2

の実施例を示す間である。

第5回は、フューズの溶散状態を確認するため の電位検出器の概略図である。

第8回は、この電位検出器のプルダウントラン ジスタを技術的に改良した状態を示す間である。

(主な絵昭楽品)

1 · · 基版。 2、32・・ウェル、 3、4、8、30、31・・N* 型ドーピング領域。

5、6、7・・P* 型ドーピング領域、 8・・境界、 10 . . 7 . - %.

14、15、16、17、25 · · 棒跳線、

20、23、29・・ゲート、

26、27、T1、T2、T3、T4··トランジスタ、 R1、R2、R3、R4、R5、R6··抵抗

特許出職人 エスジェーエスートムソン ミタロエレクトロニクス エス、アー、 弁理士 越 場

